--------------------------------分會介紹--------------------------------

    電子係統層級（ESL）和高階合成（HLS）方案試圖以硬件取代軟件。在過去，由於軟件內容不多、產品製備不容易延滯，開發業者會先設計硬件，再完成軟件設計。時至今日，軟件內容大增，軟件設計逐漸比硬件占更多時間與成本，且是產品功能重要實現關鍵。

　　軟件功能受到重視之甚，使得硬件開始被視為支援軟件最佳化之平台。現在許多開發業者會先設計軟件，並依據成本、功耗、存儲器容量、體積等軟件效能限製，去建造支援該軟件的硬件設計。

　　軟、硬件不隻是技術層麵需要顧及，還牽涉到公司結構問題，傳統公司部門分化根深蒂固，而組織須將整體係統列入考量而非單純優化軟件或硬件。

　　電子係統層級（ESL）技術和高階合成（High Level Synthesis；HLS）解決方案無法解決此問題，因為這些解決方案試圖以硬件取代軟件。

　　雖然產業對於軟件設計複雜度、原型、驗證品質等要求提升使成本大增，不過進階驗證方法、大規模IP廣泛應用、複雜性轉移至軟件、數位與類比工具演進等現象，都使得設計成本相對降低。

　　而物聯網（IoT）興起也創造許多新的產業結構需求，帶來包括小規模設計與彈性成本等不同機會，更使人們對於區塊創造與整合自動化、全芯片驗證、平台程式設計的需求大幅提升。

　　此外，物聯網新進公司不見得需要習得電子設計技能。在很多情況下，軟、硬件最佳化是橫跨整體產業的挑戰，並不隻是IC設計者或組織內部門單方麵的問題，因此，IC設計者得顧及整體產業格局，也得提升芯片抽象化層次。

　　在硬件設計專案流程初期，可透過不同開發工具來提早執行軟件整合與抽象化，例如軟件開發工具（SDK）、虛擬平台（Virtual Platform）、RTL模擬、模擬（Emulation）、以FPGA為基礎的客製化原型建造（custom-built FPGA-based prototypes）、運用實際芯片開發版來開發軟件等等。

　　許多產業人士認為，3D整合硬件構裝設計趨 近成熟，將是符合成本效益之解決方案。智能型係統體積持續縮小後，應用裝置則愈來愈需要將不同技術密集整合於小型封包，包括類比、數位、射頻（RF）、微 機電係統（MEMS）等等，能提供更高的連接頻寬、更低延遲性、更大模組化與異質化。

　　台積電立下長期計劃，欲以3D超級芯片整合技術模擬人腦運作方式。台積電曾於2013年指出，希望以20瓦特功率達到此目標，不過，要達到該整合技術目標，就表示還要比現有芯片技術縮小200倍，預估要等到2028年2納米節點製程時才有機會實現。

　　係統級設計師一旦解決3D 整合技術的功率消耗（power dissipation）、溫度、連接度（interconnectivity）、穩定性等問題後，即可獲得效能與功能提升優勢。

　　未來數年內，愈來愈多電子設計自動化（EDA）工具將從硬件、軟件、係統等層麵，影響整體產業的微觀、宏觀設計。不過單靠EDA工具難以解決所有問題，因此EDA、軟件、係統、硬件製造與組裝公司都可能相互購並，以聯手推出有效解決方案。